


TIMING ANALYSIS DEVICE, NET LIST CHANGING METHOD AND RECORDING MEDIUM

Patent number: JP2002073714
Publication date: 2002-03-12
Inventor: YOKOYAMA KEI
Applicant: PFU LTD
Classification:
- international: G06F17/50; H01L21/82
- european:
Application number: JP20000267896 20000905
Priority number(s): JP20000267896 20000905

Abstract of JP2002073714

PROBLEM TO BE SOLVED: To solve the problem that conventionally a net list is changed so as to correct a detected error, when a hold error and a setup error are detected, as a result of a timing analysis in a conventional timing analysis device, a new error is sometimes generated in a critical path due to the change for the correction, when the critical path exists in the net with the detected error, and the correction cannot be performed efficiently, because the new generated error is not detected, unless the timing analysis is performed by the changed net list again.

SOLUTION: When the hold error and the setup error are detected in a timing analysis device, a delay buffer is added or replaced, immediately after a pre-stage flip-flop of the path with the detected error. Whether an error is generated in another path using the pre-stage flip-flop due to the change is investigated, and when an error is generated, and net list is changed so as to recover the connection of the path.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-73714

(P2002-73714A)

(43)公開日 平成14年3月12日 (2002.3.12)

(51) Int.Cl. ⁷	識別記号	F I	テマコード ⁸ (参考)
G 0 6 F 17/50	6 5 6	G 0 6 F 17/50	6 5 6 D 5 B 0 4 6
	6 5 8		6 5 8 K 5 F 0 6 4
	6 6 8		6 5 8 U
	6 7 4		6 6 8 U
			6 7 4

審査請求 未請求 請求項の数 5 OL (全 16 頁) 最終頁に続く

(21)出願番号	特願2000-267896(P2000-267896)	(71)出願人 000136136 株式会社ピーエフユー 石川県河北郡宇ノ気町宇宇野気又98番地の 2
(22)出願日	平成12年9月5日 (2000.9.5)	(72)発明者 横山 主 石川県河北郡宇ノ気町宇宇野気又98番地の 2 株式会社ピーエフユー内 Fターム(参考) 5B046 AA08 BA03 JA03 KA06 5F064 BB19 BB26 DD32 EE47 HH06 HH10 HH12


(54)【発明の名称】 タイミング解析装置、ネットリスト変更方法および記録媒体

(57)【要約】 (修正有)


【課題】 従来のタイミング解析装置は、タイミング解析の結果、ホールドエラーやセットアップエラーが検出された場合、検出されたエラーを修復するようにネットリストを変更するが、エラーが検出されたネットの中にクリティカルパスがあると、修復のための変更によりクリティカルパスに新たなエラーが発生することがあり、この新たに発生するエラーは変更したネットリストにより再度タイミング解析しなければ検出されないため、修復が効率良くできないという問題点があった。

【解決手段】 タイミング解析装置において、ホールドエラーやセットアップエラーが検出された場合、エラーが検出されたバスの前段フリップフロップの直後に遅延バッファを追加又は置換し、その変更により前段フリップフロップを使用する他のバスでエラーが発生しないかを調べ、エラーが発生する場合、そのバスの接続を元に戻すようにネットリストを変更する。

(a) 変更前



(b) 変更後



【特許請求の範囲】

【請求項1】 設計中のLSIが所望の周波数で確実に動作することを確認するタイミング解析装置のタイミング解析結果で、セットアップエラーーやホールドエラーが検出された場合、セットアップエラーーやホールドエラーを修復するために該当するパスのネットリストを変更するネットリスト変更方法において、ホールドエラーまたはセットアップエラーを検出した場合、検出されたエラーを修復するようにネットリストを変更した後、その変更により他のパスで新たなセットアップエラーまたはホールドエラーの発生がないかを確認し、エラーが発生するパスを元の接続に戻すようにネットリストを変更することを特徴とするネットリスト変更方法。

【請求項2】 請求項1記載のネットリスト変更方法において、

ホールドエラーが検出された場合、ホールドエラーが検出されたパスにおける前段のフリップフロップまたは入力端子が共通となるフリップフロップまたは入力端子の直後に遅延バッファを追加するようにネットリストを変更し、その変更により前段のフリップフロップまたは入力端子を使用する他のパスでセットアップエラーが発生しないかを調べ、セットアップエラーが発生する場合は、そのパスの接続を元に戻すようにネットリストを変更することを特徴とするネットリスト変更方法。

【請求項3】 請求項1記載のネットリスト変更方法において、

セットアップエラーが検出された場合、セットアップエラーが検出されたパスにおける前段のフリップフロップまたは入力端子が共通となるフリップフロップまたは入力端子の後にある遅延バッファをセットアップエラーとならないような遅延バッファに置き換えるようにネットリストを変更し、その変更により前段のフリップフロップまたは入力端子を使用する他のパスでホールドエラーが発生しないかを調べ、ホールドエラーが発生する場合は、そのパスの接続を元に戻すようにネットリストを変更することを特徴とするネットリスト変更方法。

【請求項4】 設計中のLSIが所望の周波数で確実に動作することを確認するために行うタイミング解析の結果、セットアップエラーーやホールドエラーが検出された場合、セットアップエラーーやホールドエラーを修復するために該当するパスのネットリストを変更する機能を有するタイミング解析装置において、

ホールドエラーまたはセットアップエラーが検出されたとき、検出されたエラーを修復するようにネットリストを変更するネットリスト変更部(111)と、

ネットリスト変更部の変更により他のパスで新たなセットアップエラーまたはホールドエラーが発生しないかを確認し、エラーが発生するパスを元の接続に戻すようにネットリストを変更するネットリスト復元部(112)。

とを備えることを特徴とするタイミング解析装置。

【請求項5】 設計中のLSIが所望の周波数で確実に動作することを確認するために行うタイミング解析の結果、セットアップエラーーやホールドエラーが検出された場合、セットアップエラーーやホールドエラーを修復するために該当するパスのネットリストを変更するタイミング解析ツールを記憶した記録媒体において、ホールドエラーまたはセットアップエラーを検出した場合、検出されたエラーを修復するようにネットリストを変更した後、その変更により他のパスで新たなセットアップエラーまたはホールドエラーの発生がないかを確認し、エラーが発生するパスを元の接続に戻すようにネットリストを変更するためのプログラムを記録したコンピュータ読み取り可能な記録媒体。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、設計中のLSIが所望の周波数で確実に動作することを確認するタイミング解析装置、ネットリスト変更方法および記録媒体に関するものであり、特に、タイミング解析の結果で、ホールドエラーーやセットアップエラーが検出された場合、検出されたエラーを修復するようにネットリストを変更後、その変更により他のパスで新たなセットアップエラーーやホールドエラーが発生するときは、そのパスの接続を元に戻すようにネットリストを変更する。

【0002】

【従来の技術】LSI設計においては、接合温度や電圧などの変動がマージン内にあると仮定し、設計中のLSIが所望の周波数で確実に動作することを確認するためにタイミング解析を行っている。

【0003】タイミング解析は、論理回路中に存在するパス(経路)の伝搬遅延時間を積算し、それらの値から、Dフリップフロップなどの入力に定義されるタイミング制約(セットアップ時間やホールド時間)の違反があるかないかを判定している。

【0004】図6に、タイミング解析装置の検証対象の説明図を示す。例えばフリップフロップ1(FF1)からフリップフロップ2(FF2)までの矢印Aで示されるパスをトレースし、論理ブロックの遅延値と配線の遅延値を積算し、このパスの遅延値としている。またクロックラインに対しても同様なことを行い、それらの値を比較して、検証対象となるフリップフロップ2(FF2)のセットアップ時間およびホールド時間の条件が満足されているかどうかを判定する。なお、FFから出力端子および入力端子からFFまでのパスも検証対象となる。

【0005】図7に、セットアップ時間/ホールド時間解析の概要説明図を示す。図7(a)で示される回路におけるFF1のクロック端子(CLK)と出力データ端子(Q)およびFF2のクロック端子(CLK)と入力

データ端子 (D) の信号図が図 7 (b) に示されたものとする。

【0006】この図では、クロックエッジ (1) により FF1 から出力されたデータが FF2 の入力データ端子に到着するまでの時間 (データの遅延時間) が (2) であり、セットアップ時間解析では (2) とクロックエッジ (3) ((1) の 1 サイクル後のエッジ) の間の時間をセットアップ時間と比較する。そして、これらの値が次の関係を満たさない場合、タイミング違反と判定される。

(クロック周期) - (クロックスキュー) - (データの遅延時間) > セットアップ時間

【0007】また、この図ではクロックエッジ (1) と同じ周期の FF2 のクロックエッジが (4) であり、ホールド時間解析では (2) と (4) の間の時間をホールド時間と比較する。そして、これらの値が次の関係を満たさない場合、タイミング違反と判定される。

(データの遅延時間) - (クロックスキュー) > ホールド時間

なお、クロックスキューは FF2 のクロックが FF1 のクロックに対して遅れる時間を指す。

【0008】図 8 に、従来のタイミング解析装置の構成ブロック例図を示す。タイミング解析装置 80 は、LSI 設計で使用される情報または作成される情報が記憶される記憶部 82 と、設計中の LSI が所望の周波数で確実に動作することを確認するためにタイミング解析を行い、セットアップエラーとホールドエラーが検出された場合、エラーを修復するために該当するバスのネットリストを変更する解析部 81 とで構成されている。

【0009】なお、この例では記憶部 82 に、論理設計で作成されるネットリスト 821 と、レイアウト設計で作成される遅延情報ファイル 822 と、タイミング解析の制約条件が記述されたタイミング制約ファイル 823 と、タイミング解析処理で作成され、論理回路中に存在したバスのタイミング解析情報が格納されたデータベース 824 と、タイミング解析処理で作成され、タイミングエラー通知情報が格納された検証結果ファイル 825 と、論理回路の遅延時間が格納されたライブラリ 826 とが格納されている。

【0010】次に、タイミング解析処理で主に使用されるデータベース 824 とライブラリ 826 の構成について説明する。

【0011】図 9 に、データベースおよびライブラリの一実施例の構成図を示す。図 9 (a) のデータベース 824 は、バス名、前段 FF、後段 FF、遅延時間、目標セットアップ時間、目標ホールド時間、クロックスキュー、クロック周期、セットアップエラー判定 (1: エラー検出)、ホールドエラー判定 (1: エラー検出) とで構成されている。

【0012】図 9 (b) のライブラリ 826 は、各論理

回路の版数、ディレイパス、トランジション、遅延時間とで構成されている。なお、この図ではバッファ X とバッファ Y の遅延時間は、バッファ Y の方がバッファ X よりも 1 ns 小さい値である。このようにライブラリには遅延時間が異なる同じ論理回路のものが格納されており、タイミング解析の結果でセットアップエラーおよびホールドエラーが検出された場合は、このライブラリからエラーを修復できる遅延時間を持つバッファを選択し、ネットリストに対してバッファの挿入またはバッファの変更などの反映を行う。

【0013】図 10 に、従来のタイミング解析装置の解析部の処理フローチャートを示す。以下、このフローにしたがって動作を説明する。

【0014】ステップ S1001：記憶部からネットリスト、遅延情報ファイル、タイミング制約ファイルなどを読み取る。

【0015】ステップ S1002：タイミング解析を行い、データベースと検証結果ファイルを生成する。

【0016】ステップ S1003：データベースを参照し、ホールドエラーが検出されたかを判定する。エラーが検出されたならばステップ S1004 に進み、エラーが検出されないならばステップ S1005 に進む。

【0017】ステップ S1004：バッファの挿入箇所を決定し、バッファの挿入をネットリストに反映させる。なお、この処理の詳細はホールドエラー対策処理として後で説明する。

【0018】ステップ S1005：データベースを参照し、セットアップエラーが検出されたかを判定する。エラーが検出されたならばステップ S1006 に進み、エラーが検出されないならば処理を終了する。

【0019】ステップ S1006：バッファの変更箇所を決定し、バッファの変更をネットリストに反映させる。なお、この処理の詳細はセットアップエラー対策処理として後で説明する。そして、処理を終了する。

【0020】図 11、図 12 を参照して、ホールドエラー対策処理について説明する。図 11 は従来のホールドエラー対策処理部の処理フローチャート、図 12 は従来のホールドエラー対策のネットリストの変更図である。なお、図 12 (a) は変更前のネットリストであり、この例ではタイミング解析の結果、バス A とバス B とがホールドエラーとして検出されたとしている。なお、バス C はセットアップエラーとして検出されなかつたがその危険があるバスである。また、図 12 (b) は変更後のネットリストである。

【0021】以下、図 11 のフローにしたがって動作を説明する。

【0022】ステップ S1101：ホールドエラーが発生したバスの全てに対し、対策処理をしたかを判定する。全てに対策処理をしたならば処理を終了し、全てに

対策処理をしていないならばステップ S1102 に進

む。

【0023】ステップS1102：ホールドエラー対策をしていないパスを選択する。この例では、図12(a)のAがホールドエラー対策をしていないパスとする。

【0024】ステップS1103：選択したパスの前段のFFが共通となるホールドエラーパスを抽出する。この例では、選択したパスAの前段のFFはFF1であり、そのFFが共通となるホールドエラーパスとしてBが抽出される。

【0025】ステップS1104：ホールドエラーを修復するバッファをライブラリから選択する。ホールドエラーの判定は((データの遅延時間)-(クロックスキュー))が目標ホールド時間より小さいとき検出されるので、それを修復するためにバッファを挿入することになる。

【0026】ステップS1105：選択したバッファを選択したパスにおける前段のFFの直後に挿入するようにネットリストを変更する。この例では、FF1の直後にバッファXを挿入する。

【0027】ステップS1106：選択したパスと前段のFFが共通となるホールドエラーパスを対策処理済のパスに設定する。この例ではパスAとパスBが対策処理済に設定される。そして、ステップS1101に戻る。

【0028】このように処理することにより、パスAとパスBのホールドエラーは修復される。しかし、パスCはバッファXを挿入したことにより、データの遅延時間が大きくなり、セットアップエラーとなってしまうことがある。

【0029】図13、図14を参照して、セットアップエラー対策処理について説明する。図13は従来のセットアップエラー対策処理部の処理フローチャート、図14は従来のセットアップエラー対策のネットリストの変更図である。なお、図14(a)は変更前のネットリストであり、この例ではタイミング解析の結果、パスBがセットアップエラーとして検出されたとしている。なお、パスCはホールドエラーとして検出されなかつたがその危険があるパスである。また、図14(b)は変更後のネットリストである。

【0030】以下、図13のフローにしたがって動作を説明する。

【0031】ステップS1301：セットアップエラーが発生したパスの全てに対し、対策処理をしたかを判定する。全てに対策処理をしたならば処理を終了し、全てに対策処理をしていないならばステップS1302に進む。

【0032】ステップS1302：セットアップエラー対策をしていないパスを選択する。この例では、図14(a)のBがセットアップエラー対策をしていないパスとする。

【0033】ステップS1303：選択したパスの前段のFFが共通となるセットアップエラーパスを抽出する。この例では、選択したパスBの前段のFFはFF1であり、そのFFが共通となるセットアップエラーパスは検出されていない。

【0034】ステップS1304：セットアップエラーを修復するバッファをライブラリから選択する。セットアップエラーの判定は((1クロック周期)+(クロックスキュー)-(データの遅延時間))が目標セットアップ時間より小さいとき検出されるので、それを修復するためにデータの遅延時間の小さいバッファに置き換えることになる。

【0035】ステップS1305：選択したバッファを選択したパスにおける前段のFFの後にあるバッファと置き換えるようにネットリストを変更する。この例では、FF1の後にあるバッファXをバッファYに置き換えている。

【0036】ステップS1306：選択したパスと前段のFFが共通となるセットアップエラーパスを対策処理済のパスに設定する。この例ではパスBが対策処理済に設定される。そして、ステップS1301に戻る。

【0037】このように処理することにより、パスBのセットアップエラーは修復される。しかし、パスCはデータの遅延時間の小さいバッファYに置き換えたことにより、データの遅延時間が小さくなり、ホールドエラーとなってしまうことがある。

【0038】
【発明が解決しようとする課題】このように、図8に示す従来のタイミング解析装置では、ホールドエラーやセットアップエラーが検出されたネットの中にクリティカルパスが含まれている場合、クリティカルパスの方に新たなセットアップエラーやホールドエラーを発生させてしまうという問題点があった。そして、この新たに発生するセットアップエラーやホールドエラーは、変更したネットリストを使用して再度タイミング解析を行ったときに検出されるため、タイミング解析におけるホールドエラーやセットアップエラーの修復が効率良くできないという問題点があった。

【0039】
【課題を解決するための手段】この発明は上記のような問題点を考慮してなされたもので、設計中のLSIが所望の周波数で確実に動作することを確認するタイミング解析装置、ネットリスト変更方法および記録媒体において、タイミング解析の結果で、ホールドエラーやセットアップエラーが検出された場合、検出されたエラーを修復するようにネットリストを変更し、その変更により他のパスで新たなセットアップエラーやホールドエラーが発生したときは、そのパスの接続を元に戻すようにネットリストを変更する。これにより、検出されたホールドエラーやセットアップエラーを修復するとともに、他の

パスでの新たなセットアップエラー やホールドエラーの発生を防止でき、タイミング解析におけるホールドエラー やセットアップエラーの修復を効率良く行うことができる。

【0040】

【発明の実施の形態】 (1) 設計中のLSIが所望の周波数で確実に動作することを確認するタイミング解析装置のタイミング解析結果で、セットアップエラー やホールドエラーが検出された場合、セットアップエラー やホールドエラーを修復するために該当するパスのネットリストを変更するネットリスト変更方法において、ホールドエラー またはセットアップエラーを検出した場合、検出されたエラーを修復するようにネットリストを変更した後、その変更により他のパスで新たなセットアップエラー またはホールドエラーの発生がないかを確認し、エラーが発生するパスを元の接続に戻すようにネットリストを変更する。これにより、検出されたホールドエラー またはセットアップエラーを修復するとともに、他のパスでの新たなセットアップエラー またはホールドエラーの発生を防止でき、タイミング解析におけるホールドエラーおよびセットアップエラーの修復を効率良く行うことができる。

【0041】 (2) (1) 記載のネットリスト変更方法において、ホールドエラーが検出された場合、ホールドエラーが検出されたパスにおける前段のフリップフロップまたは入力端子が共通となるフリップフロップまたは入力端子の直後に遅延バッファを追加するようにネットリストを変更し、その変更により前段のフリップフロップまたは入力端子を使用する他のパスでセットアップエラーが発生しないかを調べ、セットアップエラーが発生する場合は、そのパスの接続を元に戻すようにネットリストを変更する。これにより、検出されたホールドエラーを修復するとともに、他のパスでの新たなセットアップエラーの発生を防止でき、タイミング解析におけるホールドエラーの修復を効率良く行うことができる。

【0042】 (3) (1) 記載のネットリスト変更方法において、セットアップエラーが検出された場合、セットアップエラーが検出されたパスにおける前段のフリップフロップまたは入力端子が共通となるフリップフロップまたは入力端子の後にある遅延バッファをセットアップエラーとならないような遅延バッファに置き換えるようにネットリストを変更し、その変更により前段のフリップフロップまたは入力端子を使用する他のパスでホールドエラーが発生しないかを調べ、ホールドエラーが発生する場合は、そのパスの接続を元に戻すようにネットリストを変更する。これにより、検出されたセットアップエラーを修復するとともに、他のパスでの新たなホールドエラーの発生を防止でき、タイミング解析におけるセットアップエラーの修復を効率良く行うことができる。

【0043】 (4) 設計中のLSIが所望の周波数で確実に動作することを確認するために行うタイミング解析の結果、セットアップエラー やホールドエラーが検出された場合、セットアップエラー やホールドエラーを修復するために該当するパスのネットリストを変更する機能を有するタイミング解析装置において、ホールドエラー またはセットアップエラーが検出されたとき、検出されたエラーを修復するようにネットリストを変更するネットリスト変更部と、ネットリスト変更部の変更により他のパスで新たなセットアップエラー またはホールドエラーが発生しないかを確認し、エラーが発生するパスを元の接続に戻すようにネットリストを変更するネットリスト復元部とを設ける。これにより、検出されたホールドエラー またはセットアップエラーを修復するとともに、他のパスでの新たなセットアップエラー またはホールドエラーの発生を防止でき、タイミング解析におけるホールドエラーおよびセットアップエラーの修復を効率良く行うことができる。

【0044】 (5) 設計中のLSIが所望の周波数で確実に動作することを確認するために行うタイミング解析の結果、セットアップエラー やホールドエラーが検出された場合、セットアップエラー やホールドエラーを修復するために該当するパスのネットリストを変更するタイミング解析ツールを記憶した記録媒体において、ホールドエラー またはセットアップエラーを検出した場合、検出されたエラーを修復するようにネットリストを変更した後、その変更により他のパスで新たなセットアップエラー またはホールドエラーの発生がないかを確認し、エラーが発生するパスを元の接続に戻すようにネットリストを変更するためのプログラムをコンピュータにより実行する。これにより、検出されたホールドエラー またはセットアップエラーを修復するとともに、他のパスでの新たなセットアップエラー またはホールドエラーの発生を防止でき、タイミング解析におけるホールドエラーおよびセットアップエラーの修復を効率良く行うことができる。

【0045】

【実施例】 図1に、本発明のタイミング解析装置の構成ブロック図を示す。タイミング解析装置1は、LSI設計で使用される情報または作成される情報が記憶される記憶部12と、設計中のLSIが所望の周波数で確実に動作することを確認するためにタイミング解析を行い、セットアップエラー やホールドエラーが検出された場合、エラーを修復するために該当するパスのネットリストを変更する解析部11とで構成されている。

【0046】 そして、解析部11にはホールドエラー またはセットアップエラーが検出されたとき、検出されたエラーを修復するようにネットリストを変更するネットリスト変更部111と、ネットリスト変更部111の変更により他のパスで新たなセットアップエラー またはホ

ールドエラーが発生しないかを確認し、エラーが発生するパスを元の接続に戻すようにネットリストを変更するネットリスト復元部112とが設けられている。

【0047】なお、図1の記憶部12の中にある121～126は、図8の821～826と同じである。

【0048】また、解析部11の主要な処理は、図10と同じであるため、本発明のホールドエラー対策処理およびセットアップエラー対策処理についてのみ説明する。

【0049】図2、図3を参照して、本発明のホールドエラー対策処理について説明する。図2は本発明のホールドエラー対策処理部の一実施例の処理フローチャート、図3は本発明のホールドエラー対策のネットリストの変更図である。なお、図3(a)は変更前のネットリストであり、この例ではタイミング解析の結果、パスAとパスBとがホールドエラーとして検出されたとしている。なお、パスCはセットアップエラーとして検出されなかつたがその危険があるパスである。また、図3(b)は変更後のネットリストである。

【0050】以下、図2のフローにしたがって動作を説明する。

【0051】ステップS201：ホールドエラーが発生したパスの全てに対し、対策処理をしたかを判定する。全てに対策処理をしたならば処理を終了し、全てに対策処理をしていないならばステップS202に進む。

【0052】ステップS202：ホールドエラー対策をしていないパスを選択する。この例では、図3(a)のAがホールドエラー対策をしていないパスとする。

【0053】ステップS203：選択したパスの前段のFFが共通となるホールドエラーパスを抽出する。この例では、選択したパスAの前段のFFはFF1であり、そのFFが共通となるホールドエラーパスとしてBが抽出される。

【0054】ステップS204：ホールドエラーを修復するバッファをライブラリから選択する。ホールドエラーの判定は((データの遅延時間) - (クロックスキューム))が目標ホールド時間より小さいとき検出されるので、それを修復するためにバッファを挿入することになる。

【0055】ステップS205：選択したバッファを選択したパスにおける前段のFFの直後に挿入するようにネットリストを変更する。この例では、FF1の直後にバッファXを挿入する。

【0056】ステップS206：選択したパスにおける前段のFFを共有しているパスでバッファの挿入により、新たにセットアップエラーとなるパスを抽出する。この例ではパスCが抽出される。

【0057】ステップS207：抽出したパスの接続をバッファ挿入前に戻すようにネットリストを変更する。この例ではパスCの接続が元の接続に戻り、図3(b)

のようになる。

【0058】ステップS208：選択したパスと前段のFFが共通となるホールドエラーパスを対策処理済のパスに設定する。この例ではパスAとパスBが対策処理済に設定される。そして、ステップS201戻る。

【0059】このように処理することにより、パスAとパスBのホールドエラーが修復されるとともに、パスCにおける新たなセットアップエラーの発生を防止することができる。

【0060】図4、図5を参照して、セットアップエラー対策処理について説明する。図4は本発明のセットアップエラー対策処理部の一実施例の処理フローチャート、図5は本発明のセットアップエラー対策のネットリストの変更図である。なお、図5(a)は変更前のネットリストであり、この例ではタイミング解析の結果、パスBがセットアップエラーとして検出されたとしている。なお、パスCはホールドエラーとして検出されなかつたがその危険があるパスである。また、図5(b)は変更後のネットリストである。

【0061】以下、図4のフローにしたがって動作を説明する。

【0062】ステップS401：セットアップエラーが発生したパスの全てに対し、対策処理をしたかを判定する。全てに対策処理をしたならば処理を終了し、全てに対策処理をしていないならばステップS402に進む。

【0063】ステップS402：セットアップエラー対策をしていないパスを選択する。この例では、図4(a)のBがセットアップエラー対策をしていないパスとする。

【0064】ステップS403：選択したパスの前段のFFが共通となるセットアップエラーパスを抽出する。この例では、選択したパスBの前段のFFはFF1であり、そのFFが共通となるセットアップエラーパスは検出されていない。

【0065】ステップS404：セットアップエラーを修復するバッファをライブラリから選択する。セットアップエラーの判定は((クロック周期) + (クロックスキューム) - (データの遅延時間))が目標セットアップ時間より小さいとき検出されるので、それを修復するためにデータの遅延時間の小さいバッファに置き換えることになる。

【0066】ステップS405：選択したバッファを選択したパスにおける前段のFFの後にあるバッファと置き換えるようにネットリストを変更する。この例では、FF1の後にあるバッファXをバッファYに置き換えている。

【0067】ステップS406：選択したパスにおける前段のFFを共有しているパスでバッファの置き換えにより、新たにホールドエラーとなるパスを抽出する。この例ではパスCが抽出される。

【0068】ステップS407：抽出したパスの接続をバッファの置き換え前に戻すようにネットリストを変更する。この例ではパスCの接続が元の接続に戻り、図5(b)のようになる。

【0069】ステップS408：選択したパスと前段のFFが共通となるセットアップエラーパスを対策処理済のパスに設定する。この例ではパスBが対策処理済に設定される。そして、ステップS401に戻る。

【0070】このように処理することにより、パスBのセットアップエラーが修復されるとともに、パスCにおける新たなホールドエラーの発生を防止することができる。

【0071】

【発明の効果】この発明は、上記に説明したような形態で実施され、以下の効果がある。

【0072】ホールドエラーやセットアップエラーを検出した場合、検出されたエラーを修復するとともに、他のパスで新たなホールドエラーやセットアップエラーの発生を防止することができ、タイミング解析におけるホールドエラーやセットアップエラーの修復を効率良く行うことが可能となる。

【図面の簡単な説明】

【図1】 本発明のタイミング解析装置の構成ブロック図である。

【図2】 本発明のホールドエラー対策処理部の一実施例の処理フローチャートである。

【図3】 本発明のホールドエラー対策のネットリストの変更図である。

【図4】 本発明のセットアップエラー対策処理部の一実施例の処理フローチャートである。

【図5】 本発明のセットアップエラー対策のネットリ

ストの変更図である。

【図6】 タイミング解析装置の検証対象の説明図である。

【図7】 セットアップ時間／ホールド時間解析の概要説明図である。

【図8】 従来のタイミング解析装置の構成ブロック図である。

【図9】 データベースおよびライブラリの一実施例の構成図である。

10 【図10】 従来のタイミング解析装置の解析部の処理フローチャートである。

【図11】 従来のホールドエラー対策処理部の処理フローチャートである。

【図12】 従来のホールドエラー対策のネットリストの変更図である。

【図13】 従来のセットアップエラー対策処理部の処理フローチャートである。

【図14】 従来のセットアップエラー対策のネットリストの変更図である。

20 【符号の説明】

1 タイミング解析装置

1.1 解析部

1.2 記憶部

1.1.1 ネットリスト変更部

1.1.2 ネットリスト復元部

1.2.1 ネットリスト

1.2.2 遅延情報ファイル


1.2.3 タイミング制約ファイル

1.2.4 データベース


30 1.2.5 検証結果ファイル

1.2.6 ライブラリ


【図6】




【図1】




【図2】




【図3】



【図4】




【図5】




【図7】

(a)




(b)




【図12】

(a) 変更前




(b) 変更後




$$(1\text{クロック周期}) + (\text{クロックスキュー}) - (\text{データの遅延時間}) > \text{セットアップ時間} \\ (\text{データの遅延時間}) - (\text{クロックスキュー}) > \text{ホールド時間}$$

【図8】



【図14】



【図9】

(a)

824 データベース


バス名	前段FF	後段FF	遅延時間(ns)	目標セットアップ時間(ns)	目標ホールド時間(ns)	クロックスキュー	クロック周期	セットアップエラー判定	ホールドエラー判定
P1	FF1	FF2	10	20	2	1	30	0	0
P2	FF1	FF3	12	20	3	1	30	1	0
P3	FF1	FF4	3	20	3	1	30	0	1

(b)


826 ライブラリ

パッファX			遅延時間(ns)					
版数	デバイスバス	トランジション	1	2	4	8	16	
		LH	1.14	1.16	1.18	1.22	1.29	
1 a			HL					
1 a			1.14	1.15	1.17	1.19	1.25	
パッファY			遅延時間(ns)					
版数	デバイスバス	トランジション	1	2	4	8	16	
		LH	0.14	0.16	0.18	0.22	0.29	
2 a			HL					
2 a			0.14	0.15	0.17	0.19	0.25	


【図10】



【図11】



【図13】



フロントページの続き

(51) Int. Cl. 7
H 01 L 21/82

識別記号

F I
H 01 L 21/82テマコード (参考)
T